# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

## PATENT ABSTRACTS OF JAPAN

WO167

(11)Publication number:

11-103328

(43) Date of publication of application: 13.04.1999

(51)Int.CI.

H04L 29/06 H04J 3/00

H04L 7/00

(21)Application number: 09-264010

(71)Applicant: SONY CORP

(22)Date of filing:

29.09.1997


(72)Inventor: NAKAMURA SHINJI

#### (54) DIGITAL SIGNAL CONVERTER

#### (57)Abstract:

PROBLEM TO BE SOLVED: To prevent deterioration in sound quality, to suppress large-sized configuration and to reduce the cost in the case of converting a digital audio signal with a format in compliance with a signal transmission standard into a digital audio signal with a format in compliance with other signal transmission

SOLUTION: The converter converts a digital audio signal with a DV format in compliance with the IEEE 1394 into a digital audio signal with a format of the IEC 958 standard, and is provided with a 1st oscillation circuit 11 for the 1394 audio signal, a 2nd oscillation circuit 26 for the 958 audio signal, a sample rate converter 4 that converts the 1394 audio signal into the 958 audio signal based on clock signals from the 1st oscillation circuit 11 and the 2nd oscillation circuit 26, a microcomputer 12 that converts the format of the digital audio signal subject to sampling rate conversion into the 958 audio signal and a signal processing circuit 5.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

Copyright (C); 1998,2000 Japan Patent Office

#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平11-103328

(43)公開日 平成11年(1999)4月13日

(51) Int.Cl. <sup>6</sup>		識別記号	FΙ		
H04L	29/06		H04L	13/00	305B
H04J	3/00		H04J	3/00	В
H04L	7/00		. H04L	7/00	Α

審査請求 未請求 請求項の数6 OL (全 17 頁)


(21)出願番号	特願平9-264010	(71)出願人	000002185
			ソニー株式会社
(22)出顧日	平成9年(1997)9月29日		東京都品川区北品川6丁目7番35号
		(72)発明者	中村 晋治
	•		東京都品川区北品川6丁目7番35号 ソニ
•			一株式会社内
		(74)代理人	弁理士 小池 晃 (外2名)

#### (54) 【発明の名称】 ディジタル信号変換装置

#### (57) 【要約】

【課題】 ある信号伝送規格に準拠したフォーマットのディジタルオーディオ信号を他の信号伝送規格に準拠したフォーマットのディジタルオーディオ信号に変換する場合に、音質劣化を防止し、装置構成の大型化とコスト上昇を抑える。

【解決手段】 IEEE1394規格のDVフォーマットのディジタルオーディオ信号をIEC958規格のディジタルオーディオ信号に変換するものであり、1394オーディオ信号用の第1の発振回路11と、958オーディオ信号用の第2の発振回路26と、第1の発振回路26と第2の発振回路26からのクロック信号に基づいて1394オーディオ信号を958オーディオ信号に変換するサンプルレートコンバータ4と、サンプリングレート変換がなされたディジタルオーディオ信号のフォーマットを、958オーディオ信号にフォーマット変換するマイクロコンピュータ12及び信号処理回路5とを有する。



#### 【特許請求の範囲】

【請求項1】 第1の信号伝送規格に準拠する第1のフォーマットのディジタル信号を、第2の信号伝送規格に 準拠する第2のフォーマットのディジタル信号に変換す るディジタル信号変換装置において、

上記第1のフォーマットのディジタル信号のサンプリング周波数として許容されている第1の許容周波数偏差内で発振する第1の発振手段と、

上記第2のフォーマットのディジタル信号のサンプリング周波数として許容されている第2の許容周波数偏差内で発振する第2の発振手段と、

上記第1の発振手段からの第1のクロック信号と上記第2の発振手段からの第2のクロック信号とに基づいて、上記第1のフォーマットのディジタル信号のサンプリングレートを上記第2のフォーマットのディジタル信号のサンプリングレートに変換するディジタル式サンプルレート変換手段と、

上記ディジタル式サンプルレート変換手段にてサンプリングレート変換がなされたディジタル信号のフォーマットを、上記第2のフォーマットに変換するフォーマット変換手段とを有することを特徴とするディジタル信号変換装置。

【請求項2】 上記第1のフォーマットと第2のフォーマットには、それぞれ複数のサンプリング周波数に対応する複数のモードが存在し、

上記第1の発振手段は、上記複数のモードのうち最も高いサンプリング周波数のモードに対応する高周波数クロック信号を生成する高周波数クロック信号生成手段と、当該高周波数クロック信号を分周して他のモードに対応する低周波数クロック信号を生成する低周波数クロック信号と生成手段とを有し、当該高周波数クロック信号又は低周波数クロック信号の何れかを上記第1のクロック信号として出力し、

上記第2の発振手段は、上記複数のモードのうち最も高いサンプリング周波数のモードに対応する高周波数クロック信号を生成する高周波数クロック信号を成手段と、当該高周波数クロック信号を分周して他のモードに対応する低周波数クロック信号を生成する低周波数クロック信号を生成する低周波数クロック信号として出力することを特徴とする請求項1記載のディジタル信号変換装置。

【請求項3】 上記フォーマット変換手段は、上記第1 のフォーマットのディジタル信号に付加されている第1 のコード情報に基づいて上記第2のフォーマットのディ ジタル信号に付加される第2のコード情報を生成するコード情報生成手段と、上記ディジタル式サンプルレート 変換手段にてサンプリングレート変換がなされたディジタル信号に対して上記第2のコード情報を付加するコード情報付加手段とを有することを特徴とする請求項1記 載のディジタル信号変換装置。

【請求項4】 上記第1のフォーマットの複数チャンネルのディジタル信号を、上記第2のフォーマットで使用可能なチャンネル数のディジタル信号に変換するチャンネル変換手段を設けることを特徴とする請求項1記載のディジタル信号変換装置。

【請求項5】 上記チャンネル変換手段は、複数チャンネルの何れかを選択するチャンネル切換手段と、複数チャンネルを混合するチャンネル混合手段と、複数チャンネルから所定数のチャンネルを生成するチャンネル生成手段とを有することを特徴とする請求項4記載のディジタル信号変換装置。

【請求項6】 上記第1の信号伝送規格はIEEE1394規格、上記第2の信号伝送規格はIEC958規格であり、

上記第1,第2のディジタル信号はディジタルオーディオ信号であることを特徴とする請求項1記載のディジタル信号変換装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ある信号伝送規格 のディジタル信号を別の信号伝送規格のディジタル信号 に変換するディジタル信号変換装置に関する。

[0002]

【従来の技術】ディジタル信号の伝送規格としては、例えばIEC(International Electrotechnical Commiss ion:国際電気技術標準機関)やIEEE(Institute of Electrical and Electronics Engineers:米国電気電子技術者協会)による規格など、多数の規格が存在する。このなかで例えばIEEE1394は、ディジタルビデオレコーダ同士の接続やディジタルビデオカメラとコンピュータとの間の接続といったマルチメディア用途に向くものとして注目されている。

【0003】上記IEEE1394規格について説明する。なお、以下の説明ではIEEE1394規格を単に1394規格と呼ぶ。

【0004】1394規格では、2組のツイストペア線を用いて伝送が行われる。その伝送方法は、1方向の伝送にツイストペア線を2組とも使う、いわゆる半2重の通信である。この通信法には、DSコーディングと呼ばれる通信方法が採用されている。これは、ツイストペア線の片側にデータを、他方にストローブと呼ばれる信号を送り、2つの信号の排他的論理和をとることで、受信側でクロックを再現するというものである。

【0005】1394規格のデータレートは、98.3 04Mbps (S100)、196.608Mbps (S200)、393.216Mbps (S400)の 3種類が定義されており、高速のレートに対応した機器 はそれより遅いレートの機器をサポートしなければなら ない、いわゆる上位互換性が定められている。 【0006】各機器は、最大26個までのポートを持つことが許されており、各機器のポートを接続することで最大63台までの機器をネットワーク化することができる。1394規格では、その接続時にバスの初期化処理が行われ、複数の機器の接続を行うとツリー構造が自動的に内部にて構成される。その後、各機器のアドレスが自動的に割り振られる。

【0007】1394規格上では、1台の機器が送信した信号を他の機器が中継することで、ネットワーク内の全ての機器に同じ内容の信号を伝えることが可能である。そのため、無秩序な送受信を防止するため、各機器は送信を開始する前にバスの使用権を調停する必要がある。バスの使用権を得るためには、先ずバスが開放されるのを待ち、ツリー上の親機に対してバス使用権の要求信号を送る。そして、要求を受けた親機は、さらなの親機に信号を中継し、要求信号は最終的には最上位の親機であるルートにまで達する。ルートは、要求信号を受けると使用許可信号を返し、許可を受けた機器は通信を行うことが可能となる。但し、このとき複数の機器から同時に要求信号が出された場合には、1台にのみ許可信号が与えられ、他の要求は拒否される。

【0008】このように、1394規格上は、バスの使 用権を奪い合いながら、複数の機器が1つのバスを時分 割多重で使用しているといえる。しかし、ビデオ信号や オーディオ信号などのリアルタイム性を必要とするデー 夕においては、一定時間間隔で通信が保証されなけれ ば、データの欠落を起こす可能性がある。そこで、13 9 4 規格ではこのようなデータをアイソクロノス (Isoc hronous) と呼ばれる通信方式を使用して伝送する。す なわち、先のバス初期化の際に管理ノードが選ばれてお り、アイソクロノス通信で送信する機器は管理ノードか ら必要な帯域の割り当てを受ける。ルートは125μs 毎にサイクルスタートパケットを送信し、帯域の割り当 てを受けた機器はサイクルスタートパケットに続けてア イソクロノスパケットを送信する。このような処理を行 うことで、帯域の割り当てを受けた機器は、 $125 \mu s$ 毎に必ず送信する機会を得ることが出来、データの欠落 を防止することが可能になる。

【0009】1394規格のアイソクロノス通信を用いて、ディジタルビデオレコーダにてディジタルビデオ及びディジタルオーディオ信号を送る際の信号フォーマットを、以下の説明では例えばAVプロトコルと呼ぶことにする。この信号フォーマットでは、ビデオテープ上のビデオ信号(例えば圧縮されたビデオ信号)やオーディオ信号がDIFプロックと呼ばれる80バイトのプロックデータの集まりとして扱われる。

【0010】テレビジョン標準放送方式の525/60システム(いわゆるNTSC方式)の場合、150DIFプロックで1DIFシーケンスを構成しており、10DIFシーケンスが1ビデオフレームとなっている。ア

イソクロノス通信では $125\mu$ s毎に1パケットを伝送しているので、1パケット当たり29.  $97\times10\times150\times125\times10-6=5$ . 619DIFプロックを伝送すればよく、実際には端数を切り上げて6DIFプロックを1パケットとしている。結果、1ピデオフレーム分のデータは、図7に示すような250パケットにて伝送されることになる。

【0011】1つのアイソクロノスパケットの構造を図8に示す。この図8において、パケットの最初の32ビットは、1394規格で規定されたパケットへッダである。ヘッダCRCの後からデータCRCの前までにあるデータ部は1394規格ではデータフィールドとして定義されている部分であるが、この部分の先頭にオーディオ・ビデオ信号の情報であることを表すためのCIPへと呼ばれるヘッダがこのAVプロトコルでは追加されている。

【0012】CIPへッダのSYTフィールドは、フレーム同期をかけるためのタイムスタンプである。ビデオ信号の通信ではフレーム同期信号を送る必要があり、そのため1394規格で規定されているサイクルタイムを用いたタイムスタンプをビデオフレームの先頭に送るようになっている。サイクルタイムは、1394規格の基本クロックである24.576MHzを数えるカウンタで、ルートは自分のカウント値をサイクルスタートパケットに入れて送信している。そして、各ノードがそれを自分のサイクルタイムにコピーすることで、サイクルタイムの同期をとっている。

【0013】ビデオ信号を送信する場合、フレームの先頭におけるサイクルタイムの値に、通信の最大ディレイ量を加えた値をSYTとしてCIPへッダに入れている。これにより、図9に示すように、受信側でサイクルタイムと比較することで最大ディレイ分だけ遅れたフレーム同期信号を生成することが可能になる。

【0014】図10には、上記1394規格のディジタルオーディオ・ビデオ信号を記録/再生及び外部との間で入出力するディジタルビデオレコーダの構成例を示す。

【0015】この図10において、ビデオ入出力端子100とオーディオ入出力端子101は、アナログビデオ信号とアナログオーディオ信号が入出力される端子である。

【0016】A/Dコンバータ, D/Aコンバータ102は、上記ピデオ入出力端子100から入力されたアナログピデオ信号に対してはディジタル化を行い、逆にピデオ圧縮/伸長回路104から供給されるディジタルピデオ信号に対してはアナログ化を行う。また、A/Dコンバータ, D/Aコンバータ103は、上記オーディオ入出力端子101から入力されたアナログオーディオ信号に対してはディジタル化を行い、逆にオーディオインターリーブ/ディンターリーブ回路105から供給され

るディジタルオーディオ信号に対してはアナログ化を行う。

【0017】ビデオ圧縮/伸長回路104は、A/Dコ ンバータ102から入力されたディジタルビデオ信号に 対しては圧縮処理を施し、逆にマルチプレクサノデマル チプレクサ (MPX/DMPX) 106から供給される 圧縮ディジタルビデオ信号に対しては伸長処理を施す。 また、オーディオインターリープ/デインターリープ回 路105は、A/Dコンパータ103から入力されたデ ィジタルオーディオ信号に対してはインターリーブ処理 を施し、逆にマルチプレクサ/デマルチプレクサ106 から供給されるインターリーブが施されたディジタルオ ーディオ信号に対してはデインターリーブ処理を施す。 【0018】マルチプレクサ/デマルチプレクサ106 は、ビデオ圧縮/伸長回路104からの圧縮ディジタル ビデオ信号とオーディオインターリープ/デインターリ ープ回路105からのインターリープされたディジタル オーディオ信号を多重化(マルチプレクス)し、逆に、 多重化されたデータが供給されたときには当該多重化デ ータから圧縮ディジタルビデオ信号とインターリープさ れたディジタルオーディオ信号を分離(デマルチプレク ス) する。

【0019】記録再生信号処理(FEC)回路107 は、上記多重化データに対して誤り訂正符号を付加した 後に変調して記録信号を生成して磁気ヘッド108に送 り、逆に磁気ヘッド108によって磁気テープから再生 された再生信号に対しては復調を行った後に誤り訂正処 理する。

【0020】ディジタルインターフェイスブロック109は、制御マイクロコンピュータ(マイコン)110の制御の元で、外部のコンピュータや他のディジタルビデオレコーダとの間で1394規格に準拠したインターフェイス用信号処理を行うブロックである。リンク(LINK)回路111は、上記マルチプレクサ/デマルチプレクサ106或いは記録再生信号処理回路107から供給された多重化データに対して1394規格のリンクレイヤと前記AVプロトコルの処理を行う。中継(PHY)回路112は、バスの初期化や使用権の調停、他の機器の信号中継などを行う。制御マイコン110は、これらリンク回路111、中継回路112のコントロールとアイソクロノス通信の帯域取得、リミッテドマネージャとしてバスの管理などを行っている。

#### [0021]

【発明が解決しようとする課題】ところで、上記1349規格に準拠した信号フォーマットのディジタルビデオ及びディジタルオーディオ信号のうち、特にディジタルオーディオ信号を他の信号伝送規格に準拠した信号フォーマットのディジタルオーディオ信号に変換するような要求がある場合、従来は、上記1349規格に準拠した信号フォーマットのディジタルオーディオ信号をアナロ

グオーディオ信号に変換し、さらにこのアナログオーディオ信号を、上記他の規格に準拠した信号フォーマットのディジタルオーディオ信号に再変換することが行われている。

【0022】以下の説明では、当該他の規格としてIEC958規格を例に挙げて説明する。なお、これ以降、IEC958規格は単に958規格と呼ぶことにする。また、上記1349規格に準拠した信号フォーマットのディジタルオーディオ信号を以下単に1349オーディオ信号と呼び、上記958規格に準拠した信号フォーマットのディジタルオーディオ信号を以下単に958オーディオ信号と呼ぶことにする。

【0023】何れにしても、上記1349オーディオ信号を上記958オーディオ信号に変換する場合には、上記1349オーディオ信号をアナログ信号に変換し、その後このアナログ信号をディジタル化して上記958オーディオ信号を形成することが行われる。

【0024】ここで、上記1394オーディオ信号をアナログ信号に変換する装置や、アナログオーディオ信号を958オーディオ信号に変換する装置は従来より存在し、また、これら装置を一体化した装置も存在する。しかし、何れの装置を使用したとしても、ディジタルオーディオ信号を一旦アナログオーディオ信号に変換し、再度ディジタルオーディオ信号に変換するようになされているため、以下のような問題が発生する。

【0025】すなわち、第1に、量子化器やその他の変 換器の特性により、歪み(量子化歪み等)、ノイズなど が増加し、音質の劣化が生ずる。

【0026】第2に、D/A, A/D変換器には、それぞれ変換感度のばらつきが伴うために、例えば最大レベル(及び最大レベル付近の大レベル)の信号では過負荷歪みが発生する場合がある。上記過負荷歪みの発生を防止するには、レベル調整が必要になるか、若しくは予め感度ばらつきを見込んで信号レベルを小さめにしてA/D変換をする必要がある。しかし前者の場合は、調整のための構成を設けなければならないので装置のコスト上昇を招き、後者の場合は音質の劣化と信号レベルの低下が生ずる。

【0027】また、上述したようなD/A、A/D変換に伴う問題の他に、上記1349オーディオ信号と上記958オーディオ信号における規格上の特徴から、以下のような問題も発生する。

【0028】すなわち、上記1394オーディオ信号と958オーディオ信号には、それぞれそのサンプリング周波数が48KHz,44.1KHz,32KHzの3種類のモードがあるが、例えば上記32KHzのモードの場合、上記1394規格に準拠する信号フォーマットでは、通常のモノラルとステレオの他、ステレオS1とステレオS2のステレオ2系統からなるオーディオ4チャンネルと、いわゆる3-1ステレオと呼ばれる4チャ

ンネルオーディオ信号の伝送が可能になされているのに対し、上記958規格に準拠する信号フォーマットでは、1回線でオーディオ2チャンネルまでしか伝送できない。なお、3-1ステレオとは、ステレオの左(L)チャンネル、右(R)チャンネルの他に、センタチャンネルとサラウンドチャンネルからなる方式である。また、1394オーディオ信号の場合、48 KH z と44. 1 KH z のモードはそれぞれ16 ビット2チャンネルとなされ、32 KH z のモードは12 ビット4チャンネルと16 ビット2 チャンネルがある。

【0029】上述のようなことから、上記32KHzの モードの1394オーディオ信号から958オーディオ 信号を生成する場合において、上記1394オーディオ 信号が上記ステレオS1とステレオS2のオーディオ4 チャンネルからなるときには、当該オーディオ4チャン ネルのうちのステレオS1をアナログ変換したオーディ オ2チャンネルと、上記ステレオS2をアナログ変換し たオーディオ2チャンネルと、上記ステレオS1, S2 をそれぞれアナログ変換した後にミックスして生成した オーディオ2チャンネルの何れか一つを切換選択し、そ の切換選択結果のオーディオ2チャンネルの信号をディ ジタル化して上記958オーディオ信号に変換する処理 が必要になり、したがって、アナログミックス回路やア ナログ切換回路が必要となる。また、上記1394オー ディオ信号が3-1ステレオの場合、当該3-1ステレ オの4チャンネルのディジタルオーディオ信号をそれぞ れアナログ変換し、それらから演算処理によってオーデ ィオ2チャンネルを生成し、それをさらにディジタル化 して958オーディオ信号に変換する処理が必要にな り、回路構成が大きくなってしまう。

【0030】このように、1349オーディオ信号と958オーディオ信号における規格上の特徴からも、音質 劣化が発生し、また回路構成も複雑化する。

【0031】そこで、本発明はこのような状況に鑑みてなされたものであり、ある信号伝送規格に準拠した信号フォーマットのディジタルオーディオ信号を他の信号伝送規格に準拠した信号フォーマットのディジタルオーディオ信号に変換する場合において、音質劣化を防止でき、さらに装置構成の大型化とコスト上昇を抑えることが可能なディジタル信号変換装置を提供することを目的とする。

#### [0032]

【課題を解決するための手段】本発明のディジタル信号 変換装置は、第1の信号伝送規格に準拠する第1のフォ ーマットのディジタル信号を第2の信号伝送規格に準拠 する第2のフォーマットのディジタル信号に変換するも のであって、第1のフォーマットのディジタル信号に許 容されている第1の許容周波数偏差内で発振する第1の 発振手段と、第2のフォーマットのディジタル信号に許 容されている第2の許容周波数偏差内で発振する第2の 発振手段と、第1,第2の発振手段からのクロック信号に基づいて第1のフォーマットのディジタル信号のサンプリングレートを第2のフォーマットのディジタル信号のサンプリングレート変換するディジタル式サンプルレート変換手段と、サンプリングレート変換がなされたディジタル信号のフォーマットを第2のフォーマットに変換するフォーマットを換するフォーマット変換手段とを有することにより、上述した課題を解決する。

【0033】すなわち、本発明によれば、第1のフォーマットのディジタル信号を、アナログ化することなくディジタル信号のまま、第2のフォーマットのディジタル信号に変換するようにしているため、アナログ化及びディジタル化に起因して発生する信号劣化を防ぐことができる。

#### [0034]

【発明の実施の形態】以下、本発明の好ましい実施の形態について、図面を参照しながら説明する。

【0035】図1には第1の実施の形態のディジタル信号変換装置の具体的構成を示し、図2には第2の実施の形態のディジタル信号変換装置の具体的構成を示すが、本発明のディジタル信号変換動作の理解を容易にするために、これら図1、図2の構成の動作の説明に先立ち、図3~図6を用いて、本実施の形態にて扱う信号伝送規格とそれに準拠する信号フォーマットについての簡単な説明を行う。

【0036】本実施の形態では、信号伝送規格として例えば前述したIEEE1394規格とIEC958規格を例に挙げ、当該1394規格に準拠したDVフォーマットと呼ぶ信号フォーマットのディジタルオーディオ信号(1394オーディオ信号)を上記958規格に準拠した信号フォーマットのディジタルオーディオ信号(958オーディオ信号)に変換する場合の説明を行う。

【0037】前記1394オーディオ信号は、前記図10のオーディオインターリープ/デインターリープ回路105からマルチプレクサ/デマルチプレクサ106に伝送される信号であり、その信号フォーマットは図3に示すようになされている。

【0038】すなわち、この図3において、当該139 4オーディオ信号は、シンクエリア、IDコードエリ ア、オーディオ補助データ(AAUX)エリア、オーディオデータエリア、アウターパリティエリア、インナー パリティエリアからなる。上記オーディオデータエリア に実際のディジタルオーディオ信号が配される。

【0039】上記オーディオデータエリアのディジタルオーディオ信号は、図4に示すように、テレビジョン標準放送方式の525/60システム(NTSC方式)と625/50システム(PAL方式)のそれぞれについて、サンプリング周波数が48KHz, 44.1KHz, 32KHz, 32KHzの4チャンネルの各モードにおいては、が存在する。また、各システムの各モードにおいては、

1フレーム当たりのサンプル数 (バイト) の許容範囲が 定められており、その許容範囲として約1%程度の誤差 (すなわちサンプリング周波数の許容周波数偏差として 約1%程度) が許されている。例えば、525/60システムの32KHz4チャンネルモードを例に挙げる と、1フレーム当たりのサンプル数 (バイト) として、最大で1080サンプル (3240バイト)、最小で1053サンプル (3158バイト)、平均で1067.73サンプル (3203.2バイト)となされる。

【0040】また、上記オーディオ補助データ(AAUX)エリアは、図5に示すように複数の補助データが規定されている。これらのデータは既に規格として知られているものであるため、当該補助データのうち、本実施の形態に関係するもののみ簡単に説明する。図中のAF

SIZEにて示すエリアには1フレーム中のサンプル数の情報が配され、図中AUDIO MODEにて示すエリアには前記モードを表す情報が配され、図中CHNにはチャンネルを表す情報が、図中SMPにて示すエリアにはサンプリング周波数を表す情報が、図中EFにて示すエリアにはエンファシスフラグが、図中PAにて示すエリアには前記3-1チャンネルを表す情報が、図中CGMSにて示すエリアには著作権に関する情報が配される。

【0041】次に、図6には、前記958オーディオ信号の信号フォーマットを示す。この信号フォーマットも規格として既に知られているものであるため、詳細な説明は省略するが、図中Cにて示すエリアはチャンネルステータスエリアであり、著作権の制御用の情報やカテゴリーコード、サンプリング周波数のフラグ、エンファシスフラグ等が配される。

【0042】本実施の形態のディジタル信号変換装置で は、上述したような1394オーディオ信号をアナログ 変換することなく、ディジタル信号処理によって958 オーディオ信号にディジタル信号変換する。すなわち、 本実施の形態のディジタル信号変換装置では、約1%の 許容範囲を有する1394オーディオ信号と、0.1% の許容範囲内 (すなわちレベル2: Normal accuracy mo deと呼ばれている範囲) でなければならない958ホー ディオ信号の両者を整合させるためのディジタル式サン プリングレート変換を行うようにしている。さらに、1 394オーディオ信号の32KH2モードにおけるオー ディオ4チャンネルから、ステレオS1、ステレオS 2、ステレオS1とS2のディジタルミックス(ミック ス比可変)の何れかを選択して958オーディオ信号の 1回線2チャンネルのオーディオ信号へディジタル信号 変換する処理、或いは、1394オーディオ信号の3-1ステレオの4チャンネルから、ステレオ2チャンネル へのディジタル信号変換を行って958オーディオ信号 の1回線2チャンネルのオーディオ信号を生成する処理 を行っている。

【0043】先ず、図1に示す第1の実施の形態のディジタル信号変換装置から説明する。この図1に示す第1の実施の形態のディジタル信号変換装置では、主に1394オーディオ信号を958オーディオ信号にディジタル式サンプルレート変換するための構成の説明を行う。なお、この図1には、前記サンプリング周波数のモードとして48KHzに対応する例を挙げており、必要に応じて他のモードの説明も行う。

【0044】この図1において、端子1には外部から入力された前記1394オーディオ信号、或いはディジタルビデオレコーダにてテープから再生されたオーディオ信号が供給され、また、端子10には29.97Hzのフレーム基準信号(ビデオ信号のフレーム)が供給される。

【0045】上記1394オーディオ信号は、オーディオ信号処理回路2のデインターリープ回路13と制御信号復調回路14並びに分周器17に送られる。上記デインターリープ回路13では、上記1394オーディオ信号に対してデインターリープ処理や誤り訂正処理等を施し、その後、補間フィルタ3に送る。また、制御信号復調回路14では、上記1394オーディオ信号に付加されている前記図5に示したような各種コード情報を復調し、マイクロコンピュータ(マイコン)12に送る。

【0046】上記補間フィルタ3は、上記デインターリーブ処理されて誤り訂正処理された後のオーディオ信号に、データの欠落等のエラーが存在するときに、例えばラグランジェの多項式による高次のディジタル補間を行うものである。この補間フィルタ3から出力されたディジタルオーディオ信号は、サンプルレートコンバータ4とD/Aコンバータ7に送られることになる。

【0047】当該サンプルレートコンバータ4は、前記1394オーディオ信号の用のクロック(以下1394系クロック信号と呼ぶ)にて動作する1394レート変換部4aと、前記958オーディオ信号用のクロック(以下958系クロック信号と呼ぶ)にて動作する958レート変換部4bとからなり、後述するようにして生成される各1394系クロック信号及び958系クロック信号に基づいて、前記1394オーディオ信号のサンプリングレートを前記958オーディオ信号のサンプリングレートに変換するものである。

【0048】このサンプルレートコンバータ4にて変換された958系クロック信号に基づくディジタルオーディオ信号は、信号処理回路5に送られる。当該信号処理回路5は、958系クロック信号の基づいて、オーディオ信号を958規格に準拠した信号フォーマットのディジタルオーディオ信号を生成すると共に、マイクロコンピュータ(マイコン)12からの前記図6に示したような958オーディオ信号用の各種のコード情報等を付加し、さらに光伝送のための光変調処理を施して端子6に送る。この端子6は、光ケーブルが接続され、したがっ

て、上記958オーディオ信号は当該光ケーブルを介し て伝送される。

【0049】マイクロコンピュータ12は、オーディオ信号処理回路2の制御信号復調回路14から供給された上記1394オーディオ信号の各種コード情報に基づいて、上記958オーディオ信号用の各種コード情報を生成し、上記信号処理回路5に送る。

【0050】なお、上記D/Aコンバータ7では上記補間フィルタ3から供給されたオーディオ信号をアナログ変換する。このD/Aコンバータ7にてアナログ変換された左(L)チャンネルのオーディオ信号は端子8から、右(R)チャンネルのオーディオ信号は端子9から出力される。

【0051】上述した経路はオーディオ信号のレート変換のための主要構成であり、次に上記1394系クロック信号と958系クロック信号の生成のための経路及び構成を説明する。

【0052】端子10に供給されたフレーム基準信号 は、第1の発振回路11に入力される。この第1の発振 回路11は、上記フレーム基準信号が一方の入力端子に 入力される位相比較器18と、電圧制御発振器20、及 び外付けの積分回路21を主要構成要素として有するP LL (Phase-Locked Loop) 回路であり、上記電圧制御 発振器20にて例えば49.152MHz±1%(前記 48KHzモードのとき)或いは45.158MHz± 1%(前記44KHzモードのとき)の第1のクロック 信号を生成する。この第1のクロック信号は、分周器1 9にて1/4(又は1/6)に分周される。なお、分周 器19における1/6分周は前記32KHzモードに対 応するときに使用される。当該第1の発振回路11の分 周器19にて1/4分周された第1のクロック信号は前 記1394系クロック信号として、上記サンプルレート コンバータ4の1394レート変換部4aとD/Aコン バータ7及び前記オーディオ信号処理回路2に送られ る。

【0053】上記オーディオ信号処理回路2に送られた上記1/4分周された第1のクロック信号は、当該オーディオ信号処理回路2内の分周器15に送られ、さらに1/4分周される。この分周器15の出カクロック信号は、補間フィルタ3とサンプルレートコンバータ4の1394レート変換部4a、D/Aコンバータ7に送られると共に、当該オーディオ信号処理回路2内の分周器16に送られて1/64分周された後、上記分周器17に送られる。当該分周器17は、前記図4に示したサンプル数をNとした1/N分周器である。したがって、プル数をNとした1/N分周器である。したがって、前記第1のクロック信号の周波数が49.152MHzのとき、この分周器17からは上記フレーム基準信号と略月間に周波数の信号が取り出されることになる。当該分周器17の出力信号が前記第1の発振回路11の位相比較器18の他方の入力端子に供給され、これにより当該

1の発振回路11では上記1394オーディオ信号に位相同期した第1のクロック信号が生成される。

【0054】ここで、前記補間フィルタ3には、第2の発振回路26が併設されている。当該第2の発振回路26は水晶発振器を用いた高精度発振回路であり、IEC958規格の出力系クロック(958系クロック信号)として49.158MHzの第2のクロック信号を発生するものである。この第2のクロック信号は、分周器22に送られて1/2分周(或いは1/3分周)された後、サンプルレートコンバータ4の958レート変換部4b内の分周器23に送られる。なお、分周器22における1/3分周はサンプリング周波数が32KHzのモードに対応する。

【0055】サンプルレートコンバータ4の分周器23では、上記分周器22からの出力信号をさらに1/2分周し、その出力信号を分周器25に送る。当該分周器25も1/2分周器であり、その1/2分周出力が信号処理回路5の分周器24の分周出力は、サンプルレートコンバータ4の958レート変換部4bに送られる。

【0056】次に、図2に示す第2の実施の形態のディジタル信号変換装置の説明を行う。この第2の実施の形態のディジタル信号変換装置では、前記1394オーディオ信号の32KHzモードにおけるオーディオ4チャンネルから、ステレオS1、ステレオS2、ステレオS1とS2のディジタルミックス(ミックス比可変)の何れかを選択して958オーディオ信号の1回線2チャンネルのオーディオ信号へディジタル変換する処理、或いは、1394オーディオ信号の3-1ステレオの4チャンネルから、ステレオ2チャンネルへのディジタル変換を行って958オーディオ信号の1回線2チャンネルのオーディオ信号を生成するための構成を説明する。

【0057】この図2において、端子31には外部から32KHzモードの1394オーディオ信号が供給され、また、端子10には29.97Hzのフレーム基準信号(ビデオ信号のフレーム)が供給される。

【0058】上記1394オーディオ信号は、オーディオ信号処理回路32のデインターリープ回路43,44と制御信号復調回路47並びに分周器51に送られる。上記デインターリープ回路43,44では、上記1394オーディオ信号に対してデインターリープ処理や設り訂正処理等を施し、その後、ディジタルミックス回路45及びディジタル切換回路46に送られる。なお、デインターリープ回路43は、1394オーディオ信号についての処理を担当し、デインターリープ回路44は、前記ステレオS1のオーディオ信号についての処理を担当する。また、3-1ステレオ処理回路48は、上記デインターリープ回路43,44のディジタルオーディオ信号から3-1ステレオのオーディオ信号を生成し、さらにこの3

- 1 ステレオの 4 チャンネルからオーディオ 2 チャンネ ルの信号を生成してディジタル切換回路46に送る。し たがって、当該ディジタル切換回路46の4つの被切換 端子には、上記デインターリープ回路43,44にて処 理された各ディジタルオーディオ信号と、上記デインタ ーリープ回路43、44からのディジタルオーディオ信 号をディジタルミックス回路45がミックス比可変にて ミックスしたミックスディジタルオーディオ信号と、上 記3-1ステレオ処理回路48からのオーディオ2チャ ンネルの信号とが供給される。なお、上記ディジタルミ ックス回路45におけるミックス可変量とディジタル切 換回路46における切り換えは、マイクロコンピュータ 42が自動的に切換制御する場合と、当該ディジタル信 号変換装置が適用される例えばディジタルビデオレコー ダの可変ポリューム或いは切換スイッチと連動してユー ザが手動により操作する場合が考えられる。

【0059】また、オーディオ信号処理回路32の制御信号復調回路14では、上記1394オーディオ信号に付加されている前記図5に示したような1394オーディオ信号用の各種コード情報を復調し、マイクロコンピュータ(マイコン)42に送る。

【0060】上記オーディオ信号処理回路32のディジタル切換回路46にて切換選択されたディジタルオーディオ信号は、補間フィルタ33に送られる。当該補間フィルタ33は、前記図1の補間フィルタ3と基本的に同じものであり、供給されたオーディオ信号にデータの欠落等のエラーが存在するとき、例えばラグランジェの多項式による高次のディジタル補間を行うものである。この補間フィルタ33から出力されたディジタルオーディオ信号は、サンプルレートコンバータ34とD/Aコンバータ37に送られることになる。

【0061】当該サンプルレートコンバータ34も、前記図1のものと同様であり、前記1394オーディオ信号の用のクロック(1394系クロック信号)にて動作する1394レート変換部34aと、前記958オーディオ信号用のクロック(958系クロック信号)にて動作する958レート変換部34bとからなり、後述するようにして生成される各1394系クロック信号及び958系クロック信号に基づいて、前記1394オーディオ信号のサンプリングレートを前記958オーディオ信号のサンプリングレートで変換するものである。

【0062】このサンプルレートコンバータ34にて変換された958系クロック信号に基づくディジタルオーディオ信号は、信号処理回路35に送られる。当該信号処理回路35も前記図1と同様であり、958系クロック信号の基づいて、オーディオ信号を958規格に準拠した信号フォーマットのディジタルオーディオ信号を生成すると共に、マイクロコンピュータ42からの前記図6に示したような958オーディオ信号用の各種のコード情報等を付加し、さらに光伝送のための光変調処理を

施して端子36に送る。この端子36は、光ケーブルが接続され、したがって、上記958オーディオ信号は当該光ケーブルを介して伝送される。

【0063】マイクロコンピュータ42も前記図1と同様であり、オーディオ信号処理回路32の制御信号復調回路47から供給された上記1394オーディオ信号の各種コード情報に基づいて、上記958オーディオ信号用の各種コード情報を生成し、上記信号処理回路35に送る。

【0064】また、上記D/Aコンパータ37では上記補間フィルタ33から供給されたオーディオ信号をアナログ変換する。このD/Aコンパータ7にてアナログ変換された左(L)チャンネルのオーディオ信号は端子38から、右(R)チャンネルのオーディオ信号は端子39から出力される。

【0065】次に、この第2の実施の形態の構成おける 上記1394系クロック信号と958系クロック信号の 生成のための経路及び構成を説明する。

【0066】端子40に供給されたフレーム基準信号 は、第1の発振回路41に入力される。また、この第1 の発振回路 4 1 は、上記フレーム基準信号が一方の入力 端子に入力される位相比較器58と、電圧制御発振器6 0、及び外付けの積分回路61を主要構成要素として有 するPLL回路であり、上記電圧制御発振器60にて4 9. 152MHz±1%の第1のクロック信号を生成す る。なお、この第2の実施の形態においては、32KH zモードを例に挙げているが、この第1の発振回路41 では49.152MHzを使用しており、この周波数を 分周器59にて1/6分周することで、新たに32KH z モード用の発振回路を付加しなくても良いようにして いる。当該第1の発振回路41の分周器59にて1/6 分周された第1のクロック信号は前記1394系クロッ ク信号として、上記サンプルレートコンバータ34の1 394レート変換部34aとD/Aコンバータ37及び、 前記オーディオ信号処理回路32に送られる。

【0067】上記オーディオ信号処理回路32に送られた上記1/4分周された第1のクロック信号は、当該オーディオ信号処理回路32内の分周器49に送られ、さらに1/4分周される。この分周器49の出力クロック信号は、補間フィルタ33とサンプルレートコンバータ34の1394レート変換部34a、D/Aコンバータ37に送られると共に、当該オーディオ信号処理回路32内の分周器506に送られて1/64分周された後、上記分周器51に送られる。当該分周器51は、前記図4に示したサンプル数をNとした1/N分周器である。したがって、前記第1のクロック信号の周波数が49.152MHzのとき、この分周器51からは上記フレム基準信号と略々同じ周波数の信号が取り出されることになる。当該分周器51の出力信号が前記第1の発振回路41の位相比較器58の他方の入力端子に供給され、

これにより当該第1の発振回路41では上記1394オーディオ信号に位相同期した第1のクロック信号が生成される。

【0068】また、この第2の実施の形態においても、前記補間フィルタ33には、第2の発振回路56が併設されている。当該第2の発振回路56は水晶発振器を用いた高精度発振回路であり、IEC958規格の出力系クロック(958系クロック信号)として49.158MHzの第2のクロック信号を発生するものである。この第2のクロック信号は、分周器52に送られて1/3分周された後、サンプルレートコンバータ34の958レート変換部34b内の分周器53に送られる。

【0069】サンプルレートコンバータ4の分周器53では、上記分周器52からの出力信号をさらに1/2分周し、その出力信号を分周器55に送る。当該分周器55も1/2分周器であり、その1/2分周出力が信号処理回路35の分周器54に送られる。当該信号処理回路35の分周器54の分周出力は、サンプルレートコンバータ34の958レート変換部34bに送られる。

【0070】さらに、上述した第2の実施の形態の構成を2系統分用意(例えば図2の構成を2つ用意)し、これら2系統の構成のうち、例えば一方の構成においてオーディオ信号処理回路32内のステレオS1用デインターリーブ回路43を選択し、他方の構成においてオーディオ信号処理回路32内のステレオS2用デインターリープ回路44を選択するようなことも可能である。このように第2の実施の形態の構成の2系統化により、958オーディオ信号の4チャンネル出力及びアナログオーディオ信号の4チャンネル出力が可能になる。

【0071】なお、上述した第1,第の実施の形態では、第2の発振回路をそれぞれ補間フィルタに併設しているが、必ずしも併設する必要はなく、別個に設けることも、また他の構成要素に併設することも可能である。

【0072】また、上述した実施の形態では、1394 規格と958規格を例に挙げているが、本発明はこれらに限らず、各種の規格に適用できる。逆に、958 規格から1394 規格への変換も本発明を適用すれば実現可能である。

【0073】さらに、上述の実施の形態では、サンプリング周波数のモードとして3種類を挙げたが、本発明はこれに限らす、2種類や4種類以上のモードであっても適用できる。

【0074】上述したように、本発明実施の形態のディジタル信号変換装置においては、1394オーディオ信号を958オーディオ信号に良好にディジタル信号変換できるため、音質劣化が殆どなく、また、複数のモードの切り換えを自動的に切り換えることもでき、例えば32KH2モードのオーディオ4チャンネルをミックス比可変にてディジタルミックスすることも可能である。また、本実施の形態によれば、オーディオ信号レベルの変

化や、ばらつきも無く、誤り訂正処理後のデータの補間も自動的にできるので、エラーがわからず、聴感上殆ど気にならない音質を得ることができる。さらに、本実施の形態では光ケーブルにオーディオ信号を出力するため、例えばディジタルビデオレコーダにおいてビデオ信号処理系と電気的に分離でき、したがって、グランドレベル変動によるノイズがオーディオ信号に発生するよりになるない。その他、本実施の形態では、前記第2の発振回路26の水晶発振器を49.158MH21個のみとし、例えば44KH2モードのときのクロック信号はこの水晶発振器からの出力を分周して生成するようになっため、高価な水晶発振器を1個に節約できるようになっている。

#### [0075]

【発明の効果】以上の説明で明らかなように、本発明の ディジタル信号変換装置においては、第1のフォーマッ トのディジタル信号に許容されている第1の許容周波数 偏差内で発振する第1の発振手段と第2のフォーマット のディジタル信号に許容されている第2の許容周波数偏 差内で発振する第2の発振手段からのクロック信号に基 づいて、第1のフォーマットのディジタル信号のサンプ リングレートを第2のフォーマットのディジタル信号の サンプリングレートに変換するディジタル式サンプルレ ート変換手段と、サンプリングレート変換がなされたデ ィジタル信号のフォーマットを第2のフォーマットに変 換するフォーマット変換手段とを有することにより、第 1の信号伝送規格に準拠した第1のフォーマットのディ ジタル信号を第2の信号伝送規格に準拠した第2のフォ ーマットのディジタル信号にしても、信号の品質劣化を 防止でき、さらに装置構成の大型化とコスト上昇を抑え ることも可能である。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施の形態のディジタル信号変換装置の概略構成を示すプロック回路図である。

【図2】本発明の第2の実施の形態のディジタル信号変換装置の概略構成を示すプロック回路図である。

【図3】IEEEI1394規格に準拠するオーディオ信号のフォーマット説明に用いる図である。

【図4】サンプリング周波数の違いによるモードの説明 に用いる図である。

【図5】オーディオ補助データ(コード情報)の説明に 用いる図である。

【図6】 I E C 9 5 8 規格に準拠するオーディオ信号のフォーマット説明に用いる図である。

【図7】 I E E E 1 3 9 4 規格に準拠する信号フォーマットにおける1 ピデオフレームのデータ構造の説明に用いる図である。

【図8】IEEE1394規格に準拠する信号フォーマットにおけるパケット構造の説明に用いる図である。

【図9】 IEEE1394規格に準拠する信号フォーマ


ットにおけるフレーム同期の説明に用いる図である。 【図10】IEEE1394規格に準拠する信号フォーマットのディジタルビデオ信号及びディジタルオーディオ信号を記録再生するディジタルビデオレコーダの概略構成を示すプロック回路図である。

#### 【符号の説明】


2,32 オーディオ信号処理回路、3,33 補間 フィルタ、4,34サンプルレートコンバータ、 5,35 信号処理回路、6,36 VD端子、 7,37 D/Aコンバータ、11,41 第1の発振回路、12,42 マイクロコンピュータ、13,43,44 デインターリープ回路、14,47 制御信号復調回路、15,16,17,19,22,23,24,25,49,50,51,52,53,54,55,59 分周器、18,58 位相比較器、20,60 電圧制御発振器、21,61 積分回路、26,56 第2の発振回路、48 3-1ステレオ処理回路

[図3]

【図1】



[図2]



【図4】

_	モード		サンプル (パイト)/フレーム					
*	<b>-</b> r	最大	最小	平均				
	48 kモード	1620(3240)	1580(3160)	1601.6(3203.2)				
525/60	44. 1 kモード	1489(2978)	1452(2904)	1471.47(2942.94)				
システム	32 kモード	1080(2160)	1053(2106)	1067.73(2135.47)				
	32k-4ch <del>t-</del> f	1080(3240)	1053(3159)	1067.73(3203.2)				
	48 kモード	1944(3888)	1896(3792)	1920(3840)				
625/50	44. 1 kモード	1786(3572)	1742(3484)	1764(3528)				
システム	32 kモード	1296(2592)	1264(2528)	1280(2560)				
	32k-4ch=-F	1296(3888)	1264(3792)	1280(3840)				

## 【図5】

#### AAUX O SOURCE

PCO	0	1	0	1	0	0	0	0
PC1	Ŀ	1		Α	FS	ΙZ	E	
PC2	SM	CH	Z	PA	ΑU	DIC	MO	DE
PC3	1	ML	5%		S	TYP	E.	
PC4	EF	TC		SMP			QU	

#### AAUX 4 SINARY GROUP

PCO	0 1 0 1	0 1 0 0
PC1	BINARY GROUP 2	BINARY GROUP 1
PC2	BINARY GROUP 4	BINARY GROUP 3
PC3	BINARY GROUP 6	BINARY GROUP 5
PC4	BINARY GROUP 8	BINARY GROUP 7

#### AAUX 1 SOURCE CONTROL

PCO	0	1	0	1	0	0	0	1
PC1	CG	MS	18	s R	C	4P	S	S
PC2	REC	REC	RE	СМС	DE	INS	ERT	CH
PC3	DRF		SPEED					
PC4	1	G	EN	₹E	CA	TEG	OR	Υ

## AAUX 5 CLOSED CAPTION

PCO	٥	.1	0		0	1	0	_1
PC1	1	1	IAM	N AU	DIO BIO	MAI	N AU JYPE	DIO
PC2	1	1	SECC LA	ND A	UDIO GE	SECC	IND A	DIO
PC 3	1	1	1	-	1	7	1	_
PC4	1	1	1	1	1	7	1	1

#### AAHY 2 DEC DATE


MANA E	. "	אטע	<u> </u>					
PCO	0	1	0	, 1	0	0	1 ,	0
PC1	DS	TM	TIME	ZONE		TIME	ZONE	
PC2	1	1	D/	Y Du		D/	Y Μα	
PC3	٧	VEE	<b>〈</b>	WONTH 十つロ		MON	ITH Жи.	
PC4		YE	AR			ΥE	AR MZ	

AAUX 6 TR:Transparent


PCO	0 1 0 1 0 1 1 0
PCI	DATA TYPE
PC2	DATA
PC3	DATA
PC4	<b>มร</b> ิ

AAUX 3 REC TIME


PCO	0	. 1	0	1_,	٥	0	1 ,	1
PCI	\$2	S I	FRA	MES		FRA -0	MES	
PC2	\$3	SE	CON	DS		SECC	NDS XX	
PC3	\$4	MI	NUT HOOD	ES		MINU	ITES XI	
PC4	86	<b>S</b> 5	HOL TQ	JRS 成	Ţ.	HOL	IRS XZ	




【図7】



[図8]



【図9】



#### 【手続補正書】

【提出日】平成9年11月27日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0039

【補正方法】変更

【補正内容】

【0039】上記オーディオデータエリアのディジタルオーディオ信号は、図4に示すように、テレビジョン標準放送方式の525/60システム(NTSC方式)と625/50システム(PAL方式)のそれぞれについて、サンプリング周波数が48KHz,44.1KHz,32KHz,32KHzの4チャンネルの各モードが存在する。また、各システムの各モードにおいては、1フレーム当たりのサンプル数(バイト)の許容範囲が

定められており、その許容範囲として約1%程度の誤差(すなわちサンプリング周波数の許容周波数偏差として約1%程度)が許されている。例えば、525/60システムの32KHz4チャンネルモードを例に挙げると、1フレーム当たりのサンプル数(バイト)として、最大で1080サンプル(3240バイト)、最小で1053サンプル(3159バイト)、平均で1067.73サンプル(3203.2バイト)となされる。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】 0 0 5 7

【補正方法】変更

【補正内容】

【0057.】この図2において、端子31には外部から

32KHzモードの1394オーディオ信号が供給され、また、端子40には29.97Hzのフレーム基準信号(ビデオ信号のフレーム)が供給される。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】 0059

【補正方法】変更

【補正内容】

【0059】また、オーディオ信号処理回路 320制御信号復調回路 47では、上記 1394オーディオ信号に付加されている前記図 5に示したような 1394オーディオ信号用の各種コード情報を復調し、マイクロコンピュータ(マイコン) 42に送る。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0067

【補正方法】変更

【補正内容】

【0067】上記オーディオ信号処理回路32に送られ た上記1/4分周された第1のクロック信号は、当該オ ーディオ信号処理回路32内の分周器49に送られ、さ らに1/4分周される。この分周器49の出力クロック 信号は、補間フィルタ33とサンプルレートコンバータ 34の1394レート変換部34a、D/Aコンパータ 37に送られると共に、当該オーディオ信号処理回路3 2内の分周器50に送られて1/64分周された後、上 記分周器51に送られる。当該分周器51は、前記図4 に示したサンプル数をNとした1/N分周器である。し たがって、前記第1のクロック信号の周波数が49.1 52MHzのとき、この分周器51からは上記フレーム 基準信号と略々同じ周波数の信号が取り出されることに なる。当該分周器51の出力信号が前記第1の発振回路 41の位相比較器58の他方の入力端子に供給され、こ れにより当該第1の発振回路41では上記1394オー ディオ信号に位相同期した第1のクロック信号が生成さ れる。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】 0074

【補正方法】変更

【補正内容】

【0074】上述したように、本発明実施の形態のディジタル信号変換装置においては、1394オーディオ信号を958オーディオ信号に良好にディジタル信号変換

できるため、音質劣化が殆どなく、また、複数のモード の切り換えを自動的に切り換えることもでき、例えば3 2 KH 2 モードのオーディオ 4 チャンネルをミックス比 可変にてディジタルミックスすることも可能である。ま た、本実施の形態によれば、オーディオ信号レベルの変 化や、ばらつきも無く、誤り訂正処理後のデータの補間 も自動的にできるので、エラーがわからず、聴感上殆ど 気にならない音質を得ることができる。さらに、本実施 の形態では光ケーブルにオーディオ信号を出力するた め、例えばディジタルビデオレコーダにおいてビデオ信 号処理系と電気的に分離でき、したがって、グランドレ ベル変動によるノイズがオーディオ信号に発生する虞も ない。その他、本実施の形態では、前記第2の発振回路 26の水晶発振器を49.158MHz1個のみとし、 例えば入力のサンプリング周波数が44KH2モードの ときにおいてもクロック信号はこの水晶発振器からの出 力を分周して生成するようにしているため、高価な水晶 発振器を1個に節約できるようになっている。この場 合、サンプリング周波数を表すコード情報も、48KH zに対応したコードに書き換えて出力している。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】符号の説明

【補正方法】変更

【補正内容】

【符号の説明】

2,32 オーディオ信号処理回路、 3,33 補間フィルタ、 4,34サンプルレートコンバータ、
5,35 信号処理回路、 6,36 IEC958規格出力端子、 7,37 D/Aコンバータ、 11,

41 第1の発振回路、 12,42 マイクロコンピュータ、 13,43,44 デインターリープ回路、 14,47 制御信号復調回路、 15,16,1

7, 19, 22, 23, 24, 25, 49, 50, 5 1, 52, 53, 54, 55, 59分周器、 18, 5 8 位相比較器、 20, 60 電圧制御発振器、 2

1,61 積分回路、 26,56 第2の発振回路、

48 3-1ステレオ処理回路

【手続補正7】


【補正対象書類名】図面

【補正対象項目名】図1

【補正方法】変更

【補正内容】

【図1】




【手続補正8】

【補正対象書類名】図面

【補正対象項目名】図2

【補正方法】変更 【補正内容】 【図2】



【手続補正9】

【補正対象書類名】図面

【補正対象項目名】図5

【補正方法】変更

【補正内容】

【図5】

AAUX O SOURCE

NAUN U		<u> </u>						
PCO	0	, 1	0	_1_	0	0	0	0
PCI	LF.	7		A	F S	ΙZ	Ε	
PC2	SM			PA	ΑŲ	DIC	МО	DE
PC3	1	ML	596		S	TYP	Ε	
PC4	EF	TC		SMP			Qυ	

AAUX 4 BINARY GROUP

PCO	0,1,0,1	0,1,0,0
PC1	BINARY GROUP 2	BINARY GROUP 1
PC2	BINARY GROUP 4	BINARY GROUP 3
PC3	BINARY GROUP 6	BINARY GROUP 5
PC4	BINARY GROUP 8	BINARY GROUP 7

AAUX 1 SOURCE CONTROL

PCO	0	. 1	0	1	0	0	0 1
PC1	CG	NS	15	R	CI	1P	SS
PC2	REG	BER	REC MODE IN				ERT CH
РСЗ	DRF	SPEED					
PC4	1	G	ENF	₹ E	CA.	TEC	ORY

AAUX 5 CLOSED CAPTION

PCO	0	. 1	0	. 1	0	1_	0	_1
PC1	1	1	MĄĮ	Neny	o i o	MAI	<del>Y</del> \$¥	DIO
PC2	1	1	SECO	A QKK	e£ no 10	SECC	INO AL	010
PC3	1	1	1	1	1	1	-	-
PC4	1	1	1	1	1	1_	1	7

AAUX 2 REC DATE

PCO	a	, 1	0	. 1	0	, 0	1,	0
PC1	DS	TM	TIME	XI JUNE		TIME	ZONE	
PC2	1	1	94	Y.		. O	MG	
PC3	٧	VEE				MON	ITH MI.	
PC4	YEAR . TOM					YE	AR MO.	

AAUX 6 TR:Transparent

PCO	0,1,0,1,0,1,1,0
PC1	DATA TYPE
PC2	DATA
PC3	- DATA
PC4	is i

AAUX 3 REC TIME

PC0	0	, 1	0	1,	0	, 0	1,	1
PC1	\$2	S1	FRA	MES		FRA	ж.	
PC2	\$3		GON TON	l			NDS M	
PC3	S 4	MI	TUN	ES		MINI	TES	
PC4	86	\$5	HOL	JRS XD		HOL	IRS Mi	

【手続補正10】


【補正対象書類名】図面

【補正対象項目名】図6

【補正方法】変更

【補正内容】

【図6】



【手続補正11】 【補正対象書類名】図面 【補正対象項目名】図10 【補正方法】変更 【補正内容】 【図10】

